1999年，胡正明教授在美国加州大学领导一个由美国国防部高级研究计划局（DARPA）出资赞助的研究小组，这个小组当时的研究目标是CMOS技术如何拓展到25nm及以下领域，实现这种目的有两种途径：一是立体型结构的FinFET晶体管，另外一种是基于SOI的超薄绝缘层上硅体技术（UTB-SOI，也就是我们常说的FD-SOI晶体管技术）。
体硅CMOS技术走到22nm之后，因为光刻技术所限，特征尺寸已难继续微缩，急需革新技术来进一步发展。在众多的候选技术之中，FDSOI（Fully Depleted SOI，全耗尽SOI）技术极具竞争力。对于FD-SOI晶体管，硅薄膜自然地限定了源漏结深，同时也限定了源漏结的耗尽区，从而可改善DIBL（Drain Induced Barrier Lowering，漏致势垒降低）等短沟道效应，改善器件的亚阈特性，降低电路的静态功耗。此外，FD-SOI晶体管无需沟道掺杂，可以避免RDF（Random Dopants Fluctuation，随机掺杂涨落）等效应，从而保持稳定的阈值电压，同时还可以避免因掺杂而引起的迁移率退化。
FD-SOI技术不仅能得到FinFET全耗尽晶体管带给平面传统技术的全部好处，而且还能实现后者无法达到的先进的负偏压（back bias）技术。
FD-SOI工艺可以将工作电压降低至大约0.6伏，而相比之下Bulk CMOS工艺的最小极限值一般在0.9伏左右。使用FDSOI的后向偏置技术可以提供更宽动态范围的性能，因此特别适合移动和消费级多媒体应用。
FD-SOI，SOI中位于顶层的硅层厚度会减薄至5~20nm，这样器件工作时栅极下面沟道位置下方的耗尽层可充满整个硅薄膜层，如此便可消除在PD-SOI（PD为部分耗尽）中常见的浮体效应。
在部分耗尽型SOI结构中，SOI中顶层硅层的厚度为50~90nm，因此沟道下方的硅层中仅有部分被耗尽层占据，由此可导致电荷在耗尽层以下的电中性区域中累积，造成所谓的浮体效应。
SOI的现状
SOI工艺具有这些优势，一是减少寄生电容，提高器件频率，与体硅相比SOI器件的频率提高20%~35%，二是减少寄生电容。降低漏电流，SOI器件的功耗下降35%~70%。三是消除了闩锁效应之间由于寄生的PNP和NPN双极性BJT相互影响而产生的一低阻抗通路， 它的存在会使VDD和GND之间产生大电流。随着IC制造工艺的发展， 封装密度和集成度越来越高，产生Latch up的可能性会越来越大。四是抑制衬底的脉冲电流干涉，减少软错误的发生。五与硅工艺相容，可减少13%~20%工序。
从SOI现状来看，法国Soitec已实现FD-SOI晶圆的高良率成熟量产，其300mm晶圆厂能够支持28nm、22nm及更为先进的节点上大规模采用FD-SOI技术。目前，全球有三家公司能够供应FD-SOI晶圆，包括法国Soitec、日本信越半导体（SHE）、美国SunEdison。这三家公司均采用了行业标准的SOI晶圆制造技术，智能剥离（Smart Cut）。
FD-SOI技术的生态系统发展正在几个方面逐步展开。三星及格罗方德已经宣布计划量产并采用FD-SOI晶圆进行多项试产（即tape-out，指硅芯片从设计到制造的这一步骤）。FD-SOI的设计生态系统也在持续壮大之中，并且在28nm和22nm的工艺节点上进展尤为迅猛。众多电子设计自动化（EDA）公司正积极研发与FD-SOI相关的IP。目前已有多家IC设计厂商公开表示全面拥抱这项技术，一些宣布将在未来的开发路线图中采用FD-SOI技术。
采用FD-SOI的功耗更低，成本更少。目前市场上最优秀的GPS产品功耗大概在10兆瓦，而使用FD-SOI技术制作的芯片功耗能达到1兆瓦，功耗降至1/10。
一种新的工艺技术离不开生态系统的支持，实际上，FD-SOI生态系统正在逐渐成形，围绕FD-SOI工艺，已经形成了工艺研究、晶圆、IP、代工厂、IC设计公司的产业链。法国Soitec、日本信越等号称可以提供每月超过10万片SOI晶圆的产能，除FD-SOI已在意法半导体量产外，格罗方德已与意法半导体签约有意导入FD-SOI工艺。
其中ARM的支持显得格外重要，因为ARM大多情况下都是在场边观战等待最终定局，业界认为“只要ARM出声，就表示晶片已经就绪了”。
ARM认为，22nm FD-SOI可让你的性能提高一倍，并改善10倍的漏电问题。ARM实体设计部门总经理Will Abbey表示：“ARM的Cortex A32与A35核心具备低功率与高效能优势，能够适当地为功率敏感的IoT应用进行反向闸极偏置，是FD-SOI的理想方案。”
FDSOI可以广泛应用在有超低功耗要求的领域，如移动通信、CPU、ADC、RFIC及超低电压数字电路等。
FD-SOI与FinFET谁更优
比较FD-SOI及FinFET可能比较困难，因为缺乏比较的基线。目前在先进工艺制程中FinFET技术占优，包括英特尔、台积电、三星都在采用FinFET技术，并且己经进入10纳米量产，台积电声称7纳米今年试产，明年量产。三星声称它的7纳米处理器芯片今年底有可能提前量产。英特尔声称2018年10纳米PC处理器芯片量产，并称它的10纳米水平相等于台积电、三星的7纳米。而FD-SOI技术目前仅STMicron开始产出22纳米的FD-SOI芯片。
为什么会出现这样的情况？是否表示FD-SOI技术不行？答案非也。
任何一项技术釆用与否由市场决定。FD-SOI技术在高频、低功耗、抗静电等方面有明显的优势，为什么fabless不采用它？
由于SOI硅片的成本太高，目前8英寸的SOI硅片每片要300~400美元，而通常的体硅片每片才30~40美元，相差十倍。因此估计SOI代工硅片价格应该在每片1000美元左右，而中国的代工厂，它们的8英寸硅片平均代工价格每片约为400美元。因此，只有如RFIC等特定用途才会采用SOI代工。另一方面是代工硅片的数量越多，价格才能降下来，由于FinFET技术广泛被采用，它的产业链更完善，而SOI的产业链尚在逐步完善之中，它的使用不如FinFET方便。
尽管IBS公司关于FD-SOI与FinFET的成本报告分析，FD SOI成本更低，但是目前SOI技术缺乏与FinFET同等数量的市场。
FD-SOI与FinFET技术各有各的应用场合，那些有低功耗等需求的应用，采用FD-SOI技术更合适。FD-SOI技术需要市场培育。
有人认为未来可能是40~28nm的FD-SOI技术与14nm及10nm的FinFET技术会共存相当长时间。最终在7nm及以下时SOI也将从2D发展到3D，即发展为SOI FinFET工艺。SOI与FinFET技术会殊途同归，两种工艺并非是完全对立的技术。
中国需要SOI技术
中国半导体业界经常议论“要实现弯道超车”，而FD-SOI技术可能是其中最为靠谱的“弯道超车”技术之一。
中国半导体业要涉足FD-SOI，还必须跨过几大坎。中国要进入SOI领域必须实现SOI晶圆自制，价格要降，而且IC设计公司、代工厂几方面必须联动，逐步完善SOI的生态产业链。
现阶段市场的需求量上不来，需要政府部门牵头，制定规划，引导资金支持，不可能单纯依靠市场解决所有问题。
目前中国的FD-SOI技术尚未实现规模量产，国内的IC设计公司尚处多任务硅片MPW设计验证阶段。
2016年3月上海硅产业投资有限公司和Soitec合作。据透露，在双方合作达成之后，中方的IC设计厂商能够通过格罗方德和三星的代工厂获得使用FD-SOI技术，同时Soitec承诺如果未来中国大规模采用了这个技术，保障提供晶圆。“除了销售产品的合作，在研发和生态系统建设方面也将展开合作。”
中国半导体业发展没有捷径，在确定方向之后，要踏实地解决一个又一个难题。